GMSK 调制模块 - 基于GNU Radio 的多速率、多种调制方式、多信道的软件无线电主站电台设计

从 Python 的角度来讲，GNU Radio 提供了一种信号流图的抽象，用户可以方便地使用底层信号处理模块连接各种通信模块，最终组成完整的无线通信系统。首先从gnuradio 包中导入gr 和modulation_utils 模块，并在__init__（）方法的参数中定义模块中每符号的采样点个数、BT值和程序调试接口等。定义完这些参数之后，方法调用其父类gr_hier_block2 的__init__（）方法设定该模块的输入输出接口类型，本模块输入为要传输的数据字节，输出为GMSK 的调制波形。

GMSK调制模块由三个底层信号处理模块构成，分别是字节到NRZ 编码变换器，高斯滤波器和FM 调制器（FM 调制器模块需自行编写，系统提供的FM 调制器输出为复采样信号，本调制器输出为实采样信号）。配置好这些模块之后，调用connect函数将这些模块连接，就形成了新的GMSK 调制模块。其结构图如图2 所示。其他调制方式如FSK、MSK 调制模块与之十分类似，不再赘述。

通过 Python 语言构造信号处理模块非常灵活，大幅提高了代码的复用度。但由于底层模块库并不完备，在执行某些数据处理时还需采用C++语言编写对应的底层模块，如纠错编码、多相滤波发送、多相滤波接收等，编写底层模块的具体方法可参考文献[4]。

3.2基带信号收发流图设计

本系统同时覆盖了230 MHz 频段的15 个双工频点，如果将这15 个支路的信号分别通过独立的载波调制解调，系统将过于复杂。因此，本文采用了信道化收发机的系统结构，即一部收发机同时处理信道带宽内所有信道上的信号。

图 3 是主站电台信道化发射机基本调制原理框图。基带信号的处理分为了两部分工作：

第一步是由N 个单通道基频发射机产生N 个基带数字信号。对于普通数传电台，首先根据不同的基带调制方式（FSK、MSK、GMSK 等）输出基带信号，再由FM 基带正交调制器进行复合调制，调制完成后的基带信号数字谱带宽为25 kHz。对于Mobitex 电台，直接输出速率为8 kbps 的GMSK 基带正交信号，数字谱带宽为12.5 kHz。

第二步将调制完成的各路基带信号进行插值滤波，并分别根据各路占用的不同频点，用移频因子ejωk t 搬移到虚频点ωk（即射频频点相差230 MHz的基带频点）处，最后将所有支路上的信号整合，得到覆盖0～2 MHz 的整合基带信号，其频谱结构如图4 所示。在具体实现时，本文采用了基于多相结构的信道化发射机模型以提高计算效率和实时处理能力，实现细节请参阅文献[5]。

合路器输出的整合基带信号的复采样频率为6 MHz，精度为8 bit，这样每个复采样点占据2 个字节，通过USB2.0 接口传输到USRP，双向收发占用的USB 带宽为24 MByte/s。在USRP 中，基带信号再通过插值和滤波变换为固定速率的中频信号并送到D/A转换器转换为模拟信号，最后在射频子板转换为射频信号发射。

4、USRP 主板FPGA 配置

USRP主板上可支持两路信号并行收发，结构框图如图5 所示，本文中只使用其中一路。FPGA芯片处于USRP 主板中的核心位置，内部逻辑通过Verilog 语言描述。它的主要功能是将ADC采来的中频信号进行数字下变频（DDC），并将基带信号进行插值滤波、速率匹配、输出到DAC进行数字上变频（DUC），同时还要控制子板信号收发，适配各路ADC，DAC 与PC 机之间的数据交换。

USRP提供了标准系统的Verilog 代码供用户使用，但需要针对不同的信号带宽，信号精度和外插子板情况对Verilog 文件进行改写并重新编译后，下载到FPGA 中运行。

本系统中，AD采样输出的数据为两路12bits、64MSample/s的正交中频信号，FPGA要首先对其中有用的信号进行下变频。

数字下变频的第一步是对信号进行混频，这部分主要由乘法器和DCO组成。USRP采用坐标旋转数字计算（CORDIC）算法生成正弦和余弦信号[6]，与常规的查表法不同，CORDIC算法不占用存储器空间，仅使用移位寄存器和加法器就可产生正余弦信号，具有很好的NCO的精度。