针对芯片中模拟/射频模块验证问题的验证工具设计

目前最先进的vwin 和射频电路，正广泛应用于消费电子产品、无线通讯设备、计算机和网络设备的SoC中。它们带来了一系列验证方面的挑战，而这些挑战往往是传统SPICE、FastSPICE和射频仿真软件无法完全解决的。这些挑战包括：多于10万个器件的设计复杂度、大于几GHz的时钟主频、纳米级的CMOS工艺技术、低功耗、工艺变化、非常明显的非线性效应、极度复杂的噪声环境以及无线/有线通讯协议的支持问题。

在现如今大多数传统的电路仿真软件开发时，这些挑战都还没有存在。在很多情况下，当今的模拟和射频电路在流片之前的验证工作往往就是收敛性和精度的问题。现有的验证流程并没有很好地跟上设计复杂程度的变化，因此，对于全定制的模拟/射频子系统芯片来说，设计团队往往需要花上几周甚至几个月的时间进行验证。设计者往往倾向于使用过于保守的设计方法，导致设计不够完全优化，增加了验证时间。因此，模拟/射频验证技术的不足是导致这些芯片推迟量产的主要原因。

传统的SPICE模拟器不再能够满足要求。新的验证工具要求SPICE提供高精度的噪声分析、更快的验证速度，以及增加的容量。Berkeley设计自动化公司的精确电路分析工具展示了解决当今复杂验证问题的能力。本文将回顾面向消费、无线、计算机和网络应用的SoC中的模拟/射频验证技术存在的问题，并探讨新技术如何能够帮助领先的半导体公司显著降低产品验证时间，从而迅速投入批量生产。

模拟/射频验证

遇到的巨大挑战

基于SPICE仿真的验证流程对于小规模的模拟/射频模块来说很有效。但是，由于SoC中要集成的模拟功能越来越多，同时，便携式无线以及消费设备市场中还在不断涌现新的功能模块，因此，模拟/射频模块的复杂度在高速增长。传统用于小型模拟/射频模块的验证流程已经不能有效地应用在那些复杂的大型模拟/射频电路中。仿真往往需要几天到几周，在许多情况下，甚至无法收敛。

模拟电路已从原来的上百个器件增长到现在的10几万个器件。设计现在分为多层次和多模块，通常会将无源器件集成

在相同的衬底上。因此，仿真器需要有对全电路进行功能仿真的能力。目前，电路频率从MHz提高到了数GHz。周期性分析成为许多高速模拟电路应用的一个重要要求。仿真器需要很好地处理瞬态和周期性分析，以更好地预测芯片实际的工作性能。

另外，目前的射频电路无一例外地转向多工作频率的方式，频率之间的差别会达到几个数量级，如集成了VCO（压控振荡器）、混频器等的收发器芯片。仿真器必须能够高效率地执行瞬态分析，以适应那些有多个工作频率而且频率之间差别很大的电路。

工艺技术的不断发展和演变是验证问题日益严重的另外一个原因。模拟和射频电路从以前的微米级工艺（如双极工艺）转变为现在的CMOS纳米级工艺。在纳米级工艺中，圆片间和圆片内的工艺参数变化会极大地影响电路性能和良率。自动校准技术能够帮助解决这一问题，但代价就是额外的设计复杂度和设计面积的增大。因此，对于中等规模的电路来说，仿真器需要具有SPICE的精确性和高性能，以进行各种工艺角和蒙特卡洛分析。

在这些高性能的复杂电路中，互连线和PCB板会显著影响电路在GHz频率的工作表现，特别是在纳米级的CMOS工艺下，影响更加明显。寄生参数分析非常必要，用于找出敏感的模块，并验证其在周围环境中的互连情况。因此，对于具有多模块的电路来说，仿真器需要具有像SPICE那样能够在布局后进行高效寄生参数提取的能力，同时也包括对PCB板布线的处理。

最后，器件固有噪声（如热噪声和闪烁噪声）以及其它数字/模拟/射频电路引起的外部噪声已经演变为一阶效应。器件的噪声能显著影响重要的模拟和射频电路模块， 如ADC、VCO、PLL等。仿真器必须能够提供精确的内部分析和外部分析，包括随机噪声源和确定噪声源。

目前电路仿真工具的局限

目前来自设计团队的主要抱怨是，对于那些复杂的模块设计和全电路验证来说，能够很好地为小型模拟和射频电路工作的传统SPICE仿真流程已经无法满足要求。对于小模块设计，设计师依靠晶体管级的SPICE仿真，能够充分精确地验证他们的小电路模块。他们通常进行电路仿真、布局后仿真、参数变化分析（工艺角和蒙特卡洛分析），还包括封装电感和传输线效应分析、噪声分析（确定的热噪声和闪烁噪声）和射频电路的周期性分析。这些仿真能够保证电路的功能和性能，而且对于小模块来说，能够大大减少芯片不工作的风险。